

10/573935

AP20 Rec'd FACTR 10 30 MAR 2006

## 明細書

### プラズマディスプレイパネルの駆動方法

#### 技術分野

[0001] 本発明は、壁掛けテレビや大型モニター等に用いられるプラズマディスプレイパネルの駆動方法に関する。

#### 背景技術

[0002] プラズマディスプレイパネル(以下、「パネル」と略記する)は、大画面、薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。

[0003] パネルとして代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成されている。そして、それらの表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成されている。そして、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。さらに、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でRGB各色の蛍光体を励起発光させてカラー表示を行っている。

[0004] パネルを駆動する方法としてはサブフィールド法、すなわち、1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによつて階調表示を行う方法が一般的である。ここで、各サブフィールドは初期化期間、書き込み期間および維持期間を有する。

[0005] 初期化期間では、すべての放電セルで一斉に初期化放電を行い、それ以前の個々の放電セルに対する壁電荷の履歴を消すとともに、つづく書き込み動作のために必要な壁電荷を形成する。加えて、放電遅れを小さくし書き込み放電を安定して発生させるためのプライミング(放電のための起爆剤=励起粒子)を発生させるというはたら

きをもつ。書込み期間では、走査電極に順次走査パルス電圧を印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルス電圧を印加し、走査電極とデータ電極との間で選択的に書込み放電をおこし、選択的な壁電荷形成を行う。つづく維持期間では、走査電極と維持電極との間に所定の回数の維持パルス電圧を印加し、書込み放電による壁電荷形成を行った放電セルを選択的に放電させ発光させる。

[0006] このように、画像を正しく表示するためには書込み期間における選択的な書込み放電を確実に行うことが重要である。しかし、回路構成上の制約から書込みパルス電圧に高い電圧が使えないこと、データ電極上に形成された蛍光体層が放電をおこり難くしていること等、書込み放電に関しては放電遅れを大きくする要因が多い。したがって、書込み放電を安定して発生させるためのプライミングが非常に重要となる。

[0007] しかしながら、放電によって生じるプライミングは時間の経過とともに急速に減少する。そのため、上述したパネルの駆動方法において、初期化放電から長い時間が経過した書込み放電に対しては初期化放電で生じたプライミングが不足する。その結果、放電遅れが大きくなり、書込み動作が不安定になって画像表示品質が低下するといった問題があった。あるいは、書込み動作を安定して行うために書込み時間を長く設定し、その結果、書込み期間に費やす時間が大きくなりすぎるとといった問題があった。

[0008] ✓これらの問題を解決するために、特開平9-245627号公報には、プライミング電極を設けてプライミングを発生させ、放電遅れを小さくするパネルとその駆動方法が提案されている。

[0009] しかしながら上述のパネルにおいては、隣接する放電セルが相互干渉をおこしやすい。特に書込み期間において、隣接する放電セルの書込み放電にともない発生するプライミングの影響を受けて誤書込み、あるいは書込み不良を生じるおそれがある。そのため、書込み動作の駆動電圧マージンが狭くなるという課題があった。

#### 発明の開示

[0010] 本発明のパネルの駆動方法は、第1の基板上に配置した走査電極と維持電極とから構成される複数の表示電極対と、第1の基板上の表示電極対において1つおきの

表示電極対の間に表示電極対と平行に配置した複数のプライミング電極と、放電空間を挟んで第1の基板に対向配置された第2の基板上に配置されかつ表示電極対と交差する方向に配置した複数のデータ電極とを備え、表示電極対とデータ電極とが対向して主放電セルを構成し、プライミング電極とデータ電極とが対向してプライミング放電セルを構成したプラズマディスプレイパネルの駆動方法であって、1フィールドを初期化期間、書き込み期間、維持期間を有する複数のサブフィールドで構成し、書き込み期間は奇数番目の走査電極を有する主放電セルの書き込み動作を行う奇数ライン書き込み期間と偶数番目の走査電極を有する主放電セルの書き込み動作を行う偶数ライン書き込み期間とを有し、奇数ライン書き込み期間において、奇数番目の走査電極に走査パルス電圧を順次印加するとともに走査パルス電圧を印加された走査電極に隣接するプライミング電極には走査パルス電圧の印加に先立ってプライミング電極とデータ電極との間でプライミング放電を発生させるためのプライミングパルス電圧を印加し、偶数ライン書き込み期間において、偶数番目の走査電極に走査パルス電圧を順次印加するとともに走査パルス電圧を印加された走査電極に隣接するプライミング電極には走査パルス電圧の印加に先立ってプライミング電極とデータ電極との間でプライミング放電を発生させるためのプライミングパルス電圧を印加することを特徴とする。

### 図面の簡単な説明

- [0011] [図1]図1は本発明の実施の形態におけるパネルの構造を示す分解斜視図である。
- [図2]図2は図1におけるパネルの断面図である。
- [図3]図3は図1におけるパネルの電極配列図である。
- [図4]図4は図1におけるパネルを用いたプラズマディスプレイ装置の回路の構成の一例を示すブロック図である。
- [図5]図5は図1におけるパネルの駆動波形図である。
- [図6]図6は本発明の他の実施の形態におけるパネルの駆動波形図である。

### 符号の説明

- [0012] 10 パネル
- 21 前面基板

22 走査電極

22a, 23a 透明電極

22b, 23b 金属母線

23 維持電極

24 誘電体層

25 保護層

28 光吸收層

29 プライミング電極

31 背面基板

32 データ電極

33 誘電体層

34 隔壁

34a 縦壁部

34b 横壁部

35 蛍光体層

40 主放電セル

41, 41b 隙間部

41a プライミング放電セル

100 ディスプレイ装置

101 画像信号処理回路

102 データ電極駆動回路

103 タイミング制御回路

104 走査電極駆動回路

105 維持電極駆動回路

106 プライミング電極駆動回路

発明を実施するための最良の形態

[0013] (実施の形態)

図1は本発明の実施の形態におけるパネルの構造を示す分解斜視図であり、図2

は同パネルの断面図である。第1の基板であるガラス製の前面基板21と第2の基板である背面基板31とが放電空間を挟んで対向配置され、放電空間には放電によって紫外線を放射するネオンとキセノンとの混合ガスが封入されている。

[0014] 前面基板21上には、走査電極22と維持電極23とからなる表示電極対が互いに平行に複数対形成されている。このとき、たとえば走査電極22—維持電極23の順で構成された表示電極対に隣接する表示電極対は、維持電極23—走査電極22の順で構成されている。そして、隣接する表示電極対の隙間のうち、走査電極22同士が対向する隙間には、プライミング電極29が表示電極対と平行に構成されている。したがって、前面基板21の側から見て前面基板21上には、維持電極23—走査電極22—プライミング電極29—走査電極22—維持電極23—維持電極23—走査電極22—プライミング電極29—走査電極22—維持電極23—…となるように配列されている。走査電極22と維持電極23は、それぞれ透明電極22a、23aとその透明電極22a、23a上にそれぞれ形成された金属母線22b、23bとから構成されている。走査電極22—走査電極22間、および維持電極23—維持電極23間には黒色材料からなる光吸収層28が前面基板21上に設けられている。また、プライミング電極29は走査電極22—走査電極22間の前面基板21上に設けられた光吸収層28上に金属母線を用いて構成されている。そして、これらの走査電極22、維持電極23、プライミング電極29および光吸収層28を覆うように誘電体層24および保護層25が形成されている。

[0015] 背面基板31上には、走査電極22と交差する方向にデータ電極32が互いに平行に複数形成され、そしてデータ電極32を覆うように誘電体層33が形成されている。そして誘電体層33の上に主放電セル40を区画するための隔壁34が形成されている。

[0016] 隔壁34は、データ電極32と平行な方向に延びる縦壁部34aと、横壁部34bとで構成されている。そして、縦壁部34aと横壁部34bとは主放電セル40を形成するとともに、壁部34bは主放電セル40の間に隙間部41を形成する。その結果、隔壁34は走査電極22と維持電極23とからなる一対の表示電極対に沿って主放電セル40を複数連結した主放電セル行を形成し、隣接した主放電セル行の間に隙間部41を生じる。隙間部41のうち、2本の走査電極22が隣り合う側に位置する隙間部の前面基板21上にはプライミング電極29が形成されており、この隙間部はプライミング放電セル41

aとしてはたらく。すなわち隙間部41は1つおきにプライミング電極29を有するプライミング放電セル41aとなっている。なお、隙間部41bは2本の維持電極23が隣り合う側に位置する隙間部である。

[0017] そして、これら隔壁34の頂部は前面基板21に突き当たった状態で接触するように平坦に形成されている。これは、隣接する主放電セル40の相互干渉を防ぐためである。特に書き込み期間において、主放電セル40が、隣接する主放電セル40の書き込み放電にともない発生するプライミングの影響を受けて誤書き込みを生じる等の誤動作を防ぐためである。さらには、プライミング放電にともない、プライミング放電セル41aに隣接する主放電セル40の壁電荷が減少し、主放電セル40の書き込み不良を生じる等の誤動作を防ぐためである。

[0018] そして、隔壁34により区画された主放電セル40に対応する誘電体層33の表面と隔壁34の側面とに蛍光体層35が設けられている。なお、図1では隙間部41側に蛍光体層35を形成していないが、隙間部41側に蛍光体層35を形成する構成としてもよい。

[0019] なお、上述の説明ではデータ電極32を覆うように誘電体層33が形成されているが、この誘電体層33は形成しなくてもよい。

[0020] 図3は本発明の実施の形態におけるパネルの電極配列図である。列方向にm列のデータ電極 $D_1 \sim D_m$  (図1のデータ電極32) が配列されている。そして、行方向にn行の走査電極 $SC_1 \sim SC_n$  (図1の走査電極22) と、n行の維持電極 $SU_1 \sim SU_n$  (図1の維持電極23) と、 $n/2$ 行のプライミング電極 $PR_1 \sim PR_{n-1}$  (図1のプライミング電極29) とが、維持電極 $SU_1$  - 走査電極 $SC_1$  - プライミング電極 $PR_1$  - 走査電極 $SC_2$  - 維持電極 $SU_2$  - 維持電極 $SU_3$  - 走査電極 $SC_3$  - プライミング電極 $PR_3$  - 走査電極 $SC_4$  - 維持電極 $SU_4$  - …となるように配列されている。そして、一対の走査電極 $SC_i$ 、維持電極 $SU_i$  ( $i=1 \sim n$ ) と1つのデータ電極 $D_j$  ( $j=1 \sim m$ ) とを含む主放電セル $C_{i,j}$  (図1の主放電セル40) が放電空間内に $m \times n$ 個形成されている。またプライミング電極 $PR_p$  ( $p$ は奇数) とデータ電極 $D_1 \sim D_m$  とを含むプライミング放電セル $PS_p$  (図1のプライミング放電セル41a) が放電空間内に $n/2$ 個形成されている。そして詳細は後述するが、書き込み期間においてこのプライミング放電セル $PS_p$  で発生したプライミングは、プラ

イミング放電セルPS<sub>p</sub>に隣接する主放電セルC<sub>p, 1</sub>～C<sub>p, m</sub>、C<sub>p+1, 1</sub>～C<sub>p+1, m</sub>に供給される。

」と略記)をもつ主放電セルの書き込み動作を行う偶数ライン書き込み期間と、を有している。そして、奇数走査電極と偶数走査電極との書き込み動作を時間的に分離して行う。プライミング放電セルに関しては、奇数ライン書き込み期間および偶数ライン書き込み期間の前にそれぞれ初期化動作を行う。また、最初のサブフィールドの初期化期間は全セル初期化動作を行い、2番目以降のサブフィールドは選択初期化動作を行うものとして説明する。ここで、全セル初期化動作は画像表示にかかるすべての主放電セルで初期化放電を発生させ、選択初期化動作はその直前のサブフィールドの維持期間で維持放電を行った主放電セルに対して選択的に初期化放電を発生させる。全セル初期化期間を便宜上2つに分けて前半部、後半部と呼ぶことにする。

[0024] 第1サブフィールドの初期化期間前半部では、データ電極 $D_1 \sim D_m$ 、維持電極 $SU_1 \sim SU_n$ をそれぞれ0(V)に保持する。そして、走査電極 $SC_1 \sim SC_n$ には電圧 $Vi_1$ から電圧 $Vi_2$ に向かって緩やかに上昇する傾斜波形電圧を印加する。ここで、電圧 $Vi_2$ は、維持電極 $SU_1 \sim SU_n$ およびデータ電極 $D_1 \sim D_m$ に対して放電開始電圧を超える電圧値である。また、プライミング電極 $PR_1 \sim PR_{n-1}$ にも走査電極 $SC_1 \sim SC_n$ と同様の傾斜波形電圧を印加する。すると、主放電セル $C_{i,j}$ 内部では、走査電極 $SC_1 \sim SC_n$ と維持電極 $SU_1 \sim SU_n$ との間、走査電極 $SC_1 \sim SC_n$ とデータ電極 $D_1 \sim D_m$ との間で、それぞれ微弱な初期化放電がおこる。また、プライミング放電セル内部では、プライミング電極 $PR_1 \sim PR_{n-1}$ とデータ電極 $D_1 \sim D_m$ との間で、それぞれ微弱な初期化放電がおこる。そして、走査電極 $SC_1 \sim SC_n$ 上部およびプライミング電極 $PR_1 \sim PR_{n-1}$ 上部に負の壁電圧が蓄積されるとともに、データ電極 $D_1 \sim D_m$ 上部および維持電極 $SU_1 \sim SU_n$ 上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上あるいは蛍光体層上に蓄積された壁電荷により生じる電圧をあらわす。

[0025] 初期化期間後半部では、維持電極 $SU_1 \sim SU_n$ を正電圧 $Ve$ に保ち、走査電極 $SC_1 \sim SC_n$ には、電圧 $Vi_3$ から電圧 $Vi_4$ に向かって緩やかに下降する傾斜波形電圧を印加する。ここで、電圧 $Vi_3$ は維持電極 $SU_1 \sim SU_n$ およびデータ電極 $D_1 \sim D_m$ に対して放電開始電圧以下の値である。そして、電圧 $Vi_4$ は維持電極 $SU_1 \sim SU_n$ およびデータ電極 $D_1 \sim D_m$ に対して放電開始電圧を超える値である。また、プライミング電極 $PR_1 \sim PR_{n-1}$ にも走査電極 $SC_1 \sim SC_n$ と同様の傾斜波形電圧を印加する。すると、走査

電極 $SC_1 \sim SC_n$ と維持電極 $SU_1 \sim SU_n$ の間、走査電極 $SC_1 \sim SC_n$ とデータ電極 $D_1 \sim D_m$ の間、プライミング電極 $PR_1 \sim PR_{n-1}$ とデータ電極 $D_1 \sim D_m$ との間で、それぞれ微弱な初期化放電がおこる。そして、これにより、走査電極 $SC_1 \sim SC_n$ 上部の負の壁電圧および維持電極 $SU_1 \sim SU_n$ 上部の正の壁電圧が弱められ、データ電極 $D_1 \sim D_m$ 上部の正の壁電圧は書き込み動作に適した値に調整される。加えて、プライミング電極 $PR_1 \sim PR_{n-1}$ 上部の壁電圧もプライミング動作に適した値に調整される。以上により画像表示にかかわる全放電セルを初期化放電させる全セル初期化動作が終了する。

[0026] 奇数ライン書き込み期間では、走査電極 $SC_1 \sim SC_n$ およびプライミング電極 $PR_1 \sim PR_{n-1}$ を、一旦、電圧 $Vc$ に保持する。これは、後述する書き込みパルス電圧 $Vd$ の印加時に不要な放電を発生させないためである。そして、1行目のプライミング電極 $PR_1$ に負のプライミングパルス電圧 $Vp$ を印加する。このときのプライミングパルス電圧は振幅の大きなパルスであり、データ電極 $D_1 \sim D_m$ に印加される書き込みパルス電圧の有無にかかわらず、プライミング電極 $PR_1$ とデータ電極 $D_1 \sim D_m$ との間でプライミング放電が発生する。そして、1行目の主放電セル $C_{1,1} \sim C_{1,m}$ 内部にプライミングを供給する。この放電によってプライミング電極 $PR_1$ 上部には正の壁電圧が蓄積される。

[0027] つぎに、1行目の走査電極 $SC_1$ に負の走査パルス電圧 $Va$ を印加する。このとき同時に、データ電極 $D_1 \sim D_m$ のうち1行目に表示すべき画像信号に対応するデータ電極 $D_k$ ( $k$ は1～ $m$ の整数)に正の書き込みパルス電圧 $Vd$ を印加する。すると、書き込みパルス電圧 $Vd$ を印加したデータ電極 $D_k$ と走査電極 $SC_1$ との交差部で放電が発生し、対応する主放電セル $C_{1,k}$ の維持電極 $SU_1$ と走査電極 $SC_1$ との間の放電に進展する。そして、主放電セル $C_{1,k}$ の走査電極 $SC_1$ 上部に正の壁電圧が蓄積され、維持電極 $SU_1$ 上部に負の壁電圧が蓄積される。このようにして、1行目の書き込み動作が終了する。ここで、主放電セル $C_{1,k}$ の書き込み放電は、プライミング電極 $PR_1$ とデータ電極 $D_1 \sim D_m$ との間で発生したプライミング放電からプライミングが供給された直後に発生するため、放電遅れが小さく安定した放電となる。

[0028] また、1行目の走査電極 $SC_1$ に走査パルス電圧 $Va$ を印加すると同時に、プライミング電極 $PR_3$ にプライミングパルス電圧 $Vp$ を印加する。するとデータ電極 $D_1 \sim D_m$ に印

加される書込みパルス電圧の有無にかかわらず、プライミング電極PR<sub>3</sub>とデータ電極D<sub>1</sub>～D<sub>m</sub>との間でプライミング放電が発生する。そして、3行目の主放電セルC<sub>3,1</sub>～C<sub>3,m</sub>内部にプライミングを供給する。この放電によってプライミング電極PR<sub>3</sub>上部に正の壁電圧が蓄積される。

[0029] つぎに、3行目の走査電極SC<sub>3</sub>に走査パルス電圧Vaを印加する。このとき同時に、データ電極D<sub>1</sub>～D<sub>m</sub>のうち3行目に表示すべき画像信号に対応するデータ電極D<sub>k</sub>に正の書込みパルス電圧Vdを印加する。すると、データ電極D<sub>k</sub>と走査電極SC<sub>3</sub>との交差部で放電が発生し、対応する主放電セルC<sub>3,k</sub>の維持電極SU<sub>3</sub>と走査電極SC<sub>3</sub>との間の放電に進展する。そして、主放電セルC<sub>3,k</sub>の走査電極SC<sub>3</sub>上部に正の壁電圧が蓄積され、維持電極SU<sub>3</sub>上部に負の壁電圧が蓄積される。このようにして、3行目の書込み動作が終了する。ここでの、主放電セルC<sub>3,k</sub>の書込み放電も、プライミング電極PR<sub>3</sub>とデータ電極D<sub>1</sub>～D<sub>m</sub>との間で発生したプライミング放電からプライミングが供給された直後に発生するので放電遅れが小さく安定した放電となる。

[0030] また、3行目の走査電極SC<sub>3</sub>に走査パルス電圧Vaを印加すると同時に、プライミング電極PR<sub>5</sub>にプライミングパルス電圧Vpを印加してプライミング放電を発生させる。そして、5行目の主放電セルC<sub>5,1</sub>～C<sub>5,m</sub>内部にプライミングを供給する。

[0031] 以下、同様の書込み動作を奇数番目の最後の主放電セルC<sub>n-1,k</sub>に至るまで行い、書込み動作を終了する。そして、それぞれの主放電セルC<sub>i,j</sub>の書込み放電は、隣接するプライミング放電セルからプライミングが供給された直後に発生するので、放電遅れの小さい安定した放電となる。

[0032] つぎに、プライミング放電セルを再び初期化する。以下、この期間を補助初期化期間と記す。補助初期化期間では、維持電極SU<sub>1</sub>～SU<sub>n</sub>を電圧Veに、走査電極SC<sub>1</sub>～SC<sub>n</sub>を電圧Vcにそれぞれ保ったまま、プライミング電極PR<sub>1</sub>～PR<sub>n-1</sub>には電圧Vsを印加する。すると、プライミング電極PR<sub>1</sub>～PR<sub>n-1</sub>とデータ電極D<sub>1</sub>～D<sub>m</sub>との間でそれぞれ放電がおこり、プライミング電極PR<sub>1</sub>～PR<sub>n-1</sub>上部には負の壁電圧が、データ電極D<sub>1</sub>～D<sub>m</sub>上部には正の壁電圧が、それぞれ蓄積される。

[0033] つぎに、初期化期間後半部と同様の傾斜波形電圧を印加する。すると、プライミング電極PR<sub>1</sub>～PR<sub>n-1</sub>とデータ電極D<sub>1</sub>～D<sub>m</sub>との間で、それぞれ再び微弱な初期化放

電がおこる。そして、データ電極 $D_1 \sim D_m$  上部の正の壁電圧は書き込み動作に適した値に調整され、プライミング電極 $PR_1 \sim PR_{n-1}$  上部の壁電圧もプライミング動作に適した値に調整される。

[0034] つづく偶数ライン書き込み期間では、プライミング電極 $PR_1 \sim PR_{n-1}$  を一旦電圧 $Vc$ に保持した後、プライミング電極 $PR_1$  に負のプライミングパルス電圧 $Vp$ を印加する。するとデータ電極 $D_1 \sim D_m$  に印加される書き込みパルス電圧の有無にかかわらず、プライミング電極 $PR_1$  とデータ電極 $D_1 \sim D_m$  との間でプライミング放電が発生する。そして、2行目の主放電セル $C_{2,1} \sim C_{2,m}$  内部にプライミングを供給する。この放電によってプライミング電極 $PR_1$  上部には正の壁電圧が蓄積される。

[0035] つぎに、2行目の走査電極 $SC_2$  に負の走査パルス電圧 $Va$ を印加する。このとき同時に、データ電極 $D_1 \sim D_m$  のうち2行目に表示すべき画像信号に対応するデータ電極 $D_k$  に正の書き込みパルス電圧 $Vd$ を印加する。すると、書き込みパルス電圧 $Vd$ を印加したデータ電極 $D_k$  と走査電極 $SC_2$  との交差部で放電が発生し、対応する主放電セル $C_{2,k}$  の維持電極 $SU_2$  と走査電極 $SC_2$  との間の放電に進展する。そして、主放電セル $C_{2,k}$  の走査電極 $SC_2$  上部に正の壁電圧が蓄積され、維持電極 $SU_2$  上部に負の壁電圧が蓄積され、2行目の書き込み動作が終了する。ここで、主放電セル $C_{2,k}$  の書き込み放電は、プライミング電極 $PR_1$  とデータ電極 $D_1 \sim D_m$  との間で発生したプライミング放電からプライミングが供給された直後に発生するので放電遅れが小さく安定した放電となる。

[0036] また、2行目の走査電極 $SC_2$  に走査パルス電圧 $Va$ を印加すると同時に、プライミング電極 $PR_3$  にプライミングパルス電圧 $Vp$ を印加する。するとデータ電極 $D_1 \sim D_m$  に印加される書き込みパルス電圧の有無にかかわらず、プライミング電極 $PR_3$  とデータ電極 $D_1 \sim D_m$  との間でプライミング放電が発生する。そして、4行目の主放電セル $C_{4,1} \sim C_{4,m}$  内部にプライミングを供給する。この放電によってプライミング電極 $PR_3$  上部に正の壁電圧が蓄積される。

[0037] つぎに、4行目の走査電極 $SC_4$  に走査パルス電圧 $Va$ を印加する。このとき同時に、データ電極 $D_1 \sim D_m$  のうち4行目に表示すべき画像信号に対応するデータ電極 $D_k$  に正の書き込みパルス電圧 $Vd$ を印加する。すると、データ電極 $D_k$  と走査電極 $SC_4$  との交

差部で放電が発生し、対応する主放電セル $C_{4, k}$ の維持電極 $SU_4$ と走査電極 $SC_4$ との間の放電に進展する。そして、主放電セル $C_{4, k}$ の走査電極 $SC_4$ 上部に正の壁電圧が蓄積され、維持電極 $SU_4$ 上部に負の壁電圧が蓄積され、4行目の書き込み動作が終了する。ここにおいても、主放電セル $C_{4, k}$ の書き込み放電も、プライミング電極 $PR_3$ とデータ電極 $D_1 \sim D_m$ との間で発生したプライミング放電からプライミングが供給された直後に発生するので放電遅れが小さく安定した放電となる。

- [0038] また、4行目の走査電極 $SC_4$ に走査パルス電圧 $V_a$ を印加すると同時に、プライミング電極 $PR_5$ にプライミングパルス電圧 $V_p$ を印加する。このときのプライミングパルス電圧 $V_p$ も振幅の大きなパルスであり、データ電極 $D_1 \sim D_m$ に印加される書き込みパルス電圧の有無にかかわらず、プライミング電極 $PR_5$ とデータ電極 $D_1 \sim D_m$ との間でプライミング放電が発生する。そして、5行目の主放電セル $C_{5, 1} \sim C_{5, m}$ 内部にプライミングを供給する。
- [0039] 以下、同様の書き込み動作を偶数番目の最後の主放電セル $C_{n, k}$ に至るまで行い、書き込み動作を終了する。そして、それぞれの主放電セル $C_{i, j}$ の書き込み放電は、隣接するプライミング放電セルからプライミングが供給された直後に発生するので、放電遅れの小さい安定した放電となる。
- [0040] 維持期間においては、走査電極 $SC_1 \sim SC_n$ 、プライミング電極 $PR_1 \sim PR_{n-1}$ および維持電極 $SU_1 \sim SU_n$ を0(V)に一旦戻す。その後、走査電極 $SC_1 \sim SC_n$ に正の維持パルス電圧 $V_s$ を印加する。このとき、書き込み放電をおこした主放電セル $C_{i, j}$ における走査電極 $SC_i$ 上部と維持電極 $SU_i$ 上部との間の電圧は、維持パルス電圧 $V_s$ に加えて、書き込み期間において走査電極 $SC_i$ 上部および維持電極 $SU_i$ 上部に蓄積された壁電圧が加算される。このため、この電圧は、放電開始電圧を超え維持放電が発生する。以降同様に、走査電極 $SC_1 \sim SC_n$ と維持電極 $SU_1 \sim SU_n$ とに維持パルス電圧を交互に印加することにより、書き込み放電をおこした主放電セル $C_{i, j}$ に対して維持パルスの回数だけ維持放電が継続して行われる。
- [0041] なお、プライミング電極 $PR_1 \sim PR_{n-1}$ には図5に示すように走査電極 $SC_1 \sim SC_n$ と同様の維持パルス電圧が印加される。書き込み期間においてプライミング電極 $PR_1 \sim PR_{n-1}$ 上部には正の壁電圧が蓄積しているので、最初の維持パルス電圧印加時にはブ

ライミング放電セル内部で放電が発生するが、それ以降、放電は発生しない。

[0042] つづく第2サブフィールドの初期化期間では、維持電極 $SU_1 \sim SU_n$ を正電圧 $V_e$ に保ち、走査電極 $SC_1 \sim SC_n$ とライミング電極 $PR_1 \sim PR_{n-1}$ には、電圧 $V_{i_3}$ から電圧 $V_{i_4}$ に向かって緩やかに下降する傾斜波形電圧を印加する。すると、維持放電を行った主放電セル $C_{i, k}$ の走査電極 $SC_1 \sim SC_n$ と維持電極 $SU_1 \sim SU_n$ との間、データ電極 $D_1 \sim D_m$ との間、およびライミング電極 $PR_1 \sim PR_{n-1}$ とデータ電極 $D_1 \sim D_m$ との間、でそれぞれ微弱な初期化放電がおこる。そして、走査電極 $SC_1 \sim SC_n$ 上部および維持電極 $SU_1 \sim SU_n$ 上部の壁電圧が弱められ、データ電極 $D_1 \sim D_m$ 上部の正の壁電圧は書き込み動作に適した値に調整される。さらに、ライミング電極 $PR_1 \sim PR_{n-1}$ 上部の正の壁電圧もライミング動作に適した値に調整される。

[0043] この後の奇数ライン書き込み期間、補助初期化期間、偶数ライン書き込み期間、維持期間、およびつづくサブフィールドの駆動波形とパネルの動作は上述と同様である。

[0044] 上述のように、奇数ライン書き込み期間および偶数ライン書き込み期間における主放電セルの書き込み放電は、それぞれの主放電セルに隣接するライミング放電セルからライミングが供給された直後に発生するので放電遅れの小さい安定した放電となる。また、奇数ライン書き込み期間、偶数ライン書き込み期間および維持期間の最初の維持パルス電圧印加時にライミング放電セル内部で画像表示に関係しない放電が発生する。しかし、ライミング放電セルには光吸収層28が設けてあるので、このときに発生する発光がパネル外部に漏れることはない。

[0045] また、奇数ライン書き込み期間においては、走査電極 $SC_1$ に印加される走査パルス電圧 $V_a$ と、ライミング電極 $PR_3$ に印加されるライミングパルス電圧 $V_p$ とが時間的に重なっている。また、走査電極 $SC_3$ に印加される走査パルス電圧 $V_a$ と、ライミング電極 $PR_5$ に印加されるライミングパルス電圧 $V_p$ とが時間的に重なっている。このように、走査電極 $SC_{p-2}$ に走査パルス電圧を印加している時間とライミング電極 $PR_p$ にライミングパルス電圧を印加している時間とには重なりがある。さらに、偶数ライン書き込み期間においては、走査電極 $SC_2$ に印加される走査パルス電圧 $V_a$ と、ライミング電極 $PR_3$ に印加されるライミングパルス電圧 $V_p$ とが時間的に重なっている。また、走査電極 $SC_4$ に印加される走査パルス電圧 $V_a$ と、ライミング電極 $PR_5$ に印

加されるプライミングパルス電圧 $V_p$ とが時間的に重なっている。このように、走査電極 $SC_{p-1}$ に走査パルス電圧を印加している時間とプライミング電極 $PR_p$ にプライミングパルス電圧を印加している時間とには重なりがある。そのため、1行目のプライミング放電を除いて、プライミング放電のための時間をあらたに設ける必要がない。実施の形態においては、奇数ライン書き込み期間に走査電極 $SC_{p-2}$ とデータ電極 $D_k$ との間で書き込み放電を発生させると同時にプライミング電極 $PR_p$ とデータ電極 $D_1 \sim D_m$ との間でプライミング放電を発生させる。また、偶数ライン書き込み期間に走査電極 $SC_{p-1}$ とデータ電極 $D_k$ との間で書き込み放電を発生させると同時にプライミング電極 $PR_p$ とデータ電極 $D_1 \sim D_m$ との間でプライミング放電を発生させる。これにより、パネルの駆動時間を延ばすことなくプライミング放電を発生させることが可能となっている。これにより、維持期間を短くすることが無いので、輝度を低下させることが無い。さらに、書き込み動作の駆動マージンを狭めることなく、書き込み放電を安定して発生させることができるという効果を有する。

[0046] なお、上述の動作説明においては、最初のサブフィールドの初期化期間はすべての主放電セルで初期化放電を行う全セル初期化動作を行い、つぎのサブフィールド以降の初期化期間は維持放電を行った主放電セルを選択的に初期化する選択初期化動作を行うものとして説明した。しかし、これらの初期化動作は任意に組み合わせてもよい。

[0047] また、各電極に印加される駆動波形電圧についてはパネルの特性や駆動条件により最適に設定することが望ましい。図6に、他の実施の形態におけるパネルの駆動波形電圧を示す。図6に示した駆動波形の特徴は、維持期間においてプライミング電極に最初に印加される維持パルスの電圧 $V_s'$ をそれ以降の電圧 $V_s$ よりも大きくして、プライミング放電セルの動作を安定させている点である。更なる特徴は、プライミングパルス電圧 $V_p'$ を走査パルス電圧 $V_a$ と等しく設定できるように、初期化期間後半部においてプライミング電極に印加する駆動波形を工夫している点である。

[0048] 具体的には、プライミング電極 $PR_1 \sim PR_{n-1}$ にも走査電極 $SC_1 \sim SC_n$ と同様の傾斜波形電圧を印加するが、図6に示すように、電圧 $Vi_4$ に至る以前の電圧 $Vi_p$ までしか電圧を低下させない。そして、つづく書き込み期間では、プライミング電極 $PR_1 \sim PR_{n-1}$ を

一旦電圧  $Vc'$  に保持する。電圧  $Vc'$  は電圧  $Vi_p$  に書込みパルス電圧  $Vd$  を加算した値にほぼ等しく設定する。これは、書込みパルス電圧  $Vd$  の印加にともなって不要な放電を発生させないためである。そして、プライミング電極  $PR_1$  に、走査パルス電圧  $Va$  にほぼ等しい負のプライミングパルス電圧  $Vp'$  を印加する。このときプライミング電極  $PR_1 \sim PR_{n-1}$  上部には初期化期間に形成された大きな負の壁電圧が残っているためにプライミング放電が発生し、隣接する主放電セルにプライミングを供給することができる。このように、プライミングパルス電圧  $Vp'$  の電圧を走査パルス電圧  $Va$  と等しい電圧に設定することができる。そのため電源の共有化が可能となり回路構成を簡素化することができる。

- [0049] 維持期間においては、プライミング電極  $PR_1 \sim PR_{n-1}$  にも走査電極  $SC_1 \sim SC_n$  と同様の維持パルス電圧が印加されるが、最初の維持パルス電圧  $Vs'$  は維持パルス電圧  $Vs$  よりも大きい電圧に設定されている。また、補助初期化期間においてプライミング電極  $PR_1 \sim PR_{n-1}$  に印加する電圧も電圧  $Vs'$  に設定されている。この理由は以下の通りである。書込み期間において、プライミング電極  $PR_p$  とデータ電極  $D_1 \sim D_m$  との間でプライミング放電を発生させるが、このとき、データ電極  $D_1 \sim D_m$  の中には書込みパルス電圧  $Vd$  の印加されているものと、印加されていないものとが混在している。そして、プライミング放電の後、書込みパルス電圧  $Vd$  の印加されなかったデータ電極  $D_1 \sim D_m$  上部の壁電圧は書込みパルス電圧  $Vd$  の印加されたデータ電極  $D_1 \sim D_m$  上部の壁電圧よりも小さくなっている可能性がある。そこで、この壁電圧がたとえ小さい場合であっても確実に放電を発生させることができるように、最初の維持パルスの電圧を大きく設定している。
- [0050] 上記のように、本発明の実施によれば、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させることができるプラズマディスプレイパネルの駆動方法を提供することができる。

### 産業上の利用可能性

- [0051] 本発明は、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させることができる。そのため、壁掛けテレビや大型モニター等に用いられるパネルの駆動方法として有用である。

## 請求の範囲

[1] 第1の基板上に配置した走査電極と維持電極とから構成される複数の表示電極対と前記第1の基板上の表示電極対において1つおきの表示電極対の間に前記表示電極対と平行に配置した複数のプライミング電極と、放電空間を挟んで前記第1の基板に対向配置された第2の基板上に配置されかつ前記表示電極対と交差する方向に配置した複数のデータ電極とを備え、前記表示電極対と前記データ電極とが対向して主放電セルを構成し、前記プライミング電極と前記データ電極とが対向してプライミング放電セルを構成したプラズマディスプレイパネルの駆動方法であって、1フィールドを初期化期間、書き込み期間、維持期間を有する複数のサブフィールドで構成し、前記書き込み期間は奇数番目の走査電極を有する主放電セルの書き込み動作を行う奇数ライン書き込み期間と、偶数番目の走査電極を有する主放電セルの書き込み動作を行う偶数ライン書き込み期間とを有し、前記奇数ライン書き込み期間において、奇数番目の走査電極に走査パルス電圧を順次印加するとともに、前記走査パルス電圧を印加された走査電極に隣接するプライミング電極には前記走査パルス電圧の印加に先立って前記プライミング電極と前記データ電極との間でプライミング放電を発生させるためのプライミングパルス電圧を印加し、前記偶数ライン書き込み期間において、偶数番目の走査電極に走査パルス電圧を順次印加するとともに、前記走査パルス電圧を印加された走査電極に隣接するプライミング電極には前記走査パルス電圧の印加に先立って前記プライミング電極と前記データ電極との間でプライミング放電を発生させるためのプライミングパルス電圧を印加することを特徴とするプラズマディスプレイパネルの駆動方法。


[2] 前記書き込み期間において、走査電極に走査パルス電圧を印加している時間とプライミング電極にプライミングパルス電圧を印加している時間とには重なりがあることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。

[3] 前記奇数ライン書き込み期間と前記偶数ライン書き込み期間との間に前記プライミング電極と前記データ電極の間で初期化放電を行う補助初期化期間を設けたことを特徴とする請求項1または請求項2に記載のプラズマディスプレイパネルの駆動方法。


## 要 約 書

走査電極と維持電極とからなる表示電極対の隙間のうち1つおきの隙間に表示電極対と平行にプライミング電極を備えたプラズマディスプレイパネルの駆動方法であって、書込み期間は奇数番目の走査電極を有する主放電セルの書込み動作を行う奇数ライン書込み期間と偶数番目の走査電極を有する主放電セルの書込み動作を行う偶数ライン書込み期間とを有し、それぞれの書込み期間において、奇数番目または偶数番目の走査電極に走査パルス電圧 $V_a$ を順次印加するとともに走査パルス電圧 $V_a$ を印加された走査電極に隣接するプライミング電極には走査パルス電圧 $V_a$ の印加に先立ってプライミング電極とデータ電極との間でプライミング放電を発生させるためのプライミングパルス電圧 $V_p$ を印加する。


[図1]




[図2]




[図3]



[図4]



[図5]



[図6]

